Логическое проектирование на SystemVerylog
Книга посвящена SystemVerilog - языку описания аппаратуры, используемому для моделирования электронных систем. Разработчики SystemVerilog сделали его синтаксис похожим на синтаксис языка С, что упрощает его освоение. В современных подходах к проектированию аппаратуры проверка модели (верификация) не...
| Main Author: | |
|---|---|
| Format: | Book |
| Language: | Russian |
| Published: |
Москва
ДМК Пресс
2019
|
| Online Access: | https://e.lanbook.com/book/131680 https://e.lanbook.com/img/cover/book/131680.jpg |
| LEADER | 02999nam0a2200265 i 4500 | ||
|---|---|---|---|
| 001 | lan131680 | ||
| 003 | RuSpLAN | ||
| 005 | 20221220174039.0 | ||
| 008 | 221220s2019 ru gs 000 0 rus | ||
| 020 | |a 978-5-97060-619-3 | ||
| 040 | |a RuSpLAN | ||
| 041 | 0 | |a rus | |
| 044 | |a ru | ||
| 080 | |a 004.438 | ||
| 084 | |a 32.973.2 |2 rubbk | ||
| 245 | 0 | 0 | |a Логическое проектирование на SystemVerylog |c Томас Д. |
| 260 | |a Москва |b ДМК Пресс |c 2019 | ||
| 300 | |a 384 с. | ||
| 504 | |a Библиогр.: доступна в карточке книги, на сайте ЭБС Лань | ||
| 520 | 8 | |a Книга посвящена SystemVerilog - языку описания аппаратуры, используемому для моделирования электронных систем. Разработчики SystemVerilog сделали его синтаксис похожим на синтаксис языка С, что упрощает его освоение. В современных подходах к проектированию аппаратуры проверка модели (верификация) не менее важна, чем ее разработка. SystemVerilog предлагает конструкции, позволяющие лучше отразить инженерный замысел в моделях, программные абстракции, упрощающие разработку тестовых окружений, утверждения, обеспечивающие проверку поведения сложных систем, а также средства измерения функционального покрытия в процессе верификации. Описание языка дается вместе с материалом по логическому проектированию, так что книга может использоваться в качестве учебного пособия для курсов цифровой схемотехники и архитектуры компьютеров. Издание будет полезно студентам, проходящим вводный курс цифровой схемотехники, а также разработчикам, которые знакомы с Verilog или VHDL, но желают освежить свои навыки или нуждаются в кратком справочнике по SystemVerilog. Предполагается, что у читателя есть базовая подготовка в области схемотехники и программирования. | |
| 521 | 8 | |a Книга из коллекции ДМК Пресс - Инженерно-технические науки | |
| 100 | 1 | |a Томас Д. | |
| 856 | 4 | |u https://e.lanbook.com/book/131680 | |
| 856 | 4 | 8 | |u https://e.lanbook.com/img/cover/book/131680.jpg |
| 910 | |a ЭБС Лань | ||