|
|
|
|
| LEADER |
02312nlm a2200373 4500 |
| 001 |
libtpu00652070 |
| 008 |
161201s2016 ru a k 0000 m eng |
| 035 |
0 |
0 |
|a (RuTPU)RUTPUnetwork17333
|
| 035 |
0 |
0 |
|a RUTPUnetwork17329
|
| 040 |
|
|
|a RU
|b eng
|c RU
|d Ru-TPU
|
| 041 |
|
|
|b rus
|
| 080 |
|
|
|a 004.312(075.8)
|
| 100 |
1 |
|
|a Shulgina, Yu. V.
|c specialist in the field of electronics
|c engineer Tomsk Polytechnic University
|d 1987-
|
| 245 |
1 |
0 |
|a Programmable logic devices
|b e-course
|c Yu. V. Shulgina
|
| 260 |
|
|
|a Томск
|b TPU Moodle
|c 2016
|
| 500 |
|
|
|a Title screen
|
| 520 |
|
|
|a Build an effective FPGA design using synchronous design techniques, instantiate appropriate device resources, use proper HDL coding techniques, make good pin assignments, set basic timing constraints, and use the Quartus II to build, synthesize, implement, and download a design.
|
| 520 |
|
|
|a В курсе рассматривается разработка и построение высокотехнологичных устройств с использованием архитектуры FPGA. Применение параллельных структур программируемой логики, использование правильного построения HDL описания схемы, оптимального назначения выходов и входов, применение временных ограничений, накладываемых на устройство позволяют разработать, синтезировать, и внедрить разработанную схему в устройство.
|
| 650 |
1 |
0 |
|a Цифровая схемотехника
|
| 653 |
|
|
|a электронный ресурс
|
| 653 |
|
|
|a труды учёных ТПУ
|
| 653 |
|
|
|a электронное обучение
|
| 653 |
|
|
|a электронные курсы ТПУ
|
| 653 |
|
|
|a Verilog
|
| 653 |
|
|
|a VHDL
|
| 653 |
|
|
|a FPGA
|
| 653 |
|
|
|a языки описания
|
| 653 |
|
|
|a вентили
|
| 653 |
|
|
|a триггеры
|
| 653 |
|
|
|a технологии
|
| 653 |
|
|
|a интерфейсы
|
| 653 |
|
|
|a электронные учебные пособия
|
| 653 |
|
|
|a учебные пособия
|
| 856 |
4 |
|
|u https://design.lms.tpu.ru/course/view.php?id=1445
|
