Синтез последовательностных схем с использованием равновесного кодирования состояний

Синтез последовательностных схем с использованием равновесного кодирования состояний

Библиографическая информация
Опубликовано в: :	Материалы Первой Всероссийской молодежной научной конференции "Математическое и программное обеспечение информационных, технических и экономических систем", Томск, 17-18 мая 2013 г. С. 20-23
Главный автор:	Митрофанов, Евгений Владимирович
Соавтор:	Томский государственный университет Факультет прикладной математики и кибернетики Публикации студентов и аспирантов ФПМК
Формат:	Статья в сборнике
Язык:	Russian
Предметы:	последовательностные схемы автоматы синхронные задержки путей схемы статьи в сборниках
Online-ссылка:	http://vital.lib.tsu.ru/vital/access/manager/Repository/vtls:000486633 Перейти в каталог НБ ТГУ

Похожие документы

Синтез отказоустойчивых последовательностных схем для неисправностей задержек путей

Синтез самопроверяемых последовательностных схем для неисправностей задержек путей
по: Останин, Сергей Александрович

Синтез легко тестируемых последовательностных схем
по: Матросова, Анжела Юрьевна

Интервальные расширения булевых функций и троичное моделирование последовательностных схем
по: Голубева, Ольга Ивановна

Троичное моделирование синхронных схем с памятью на последовательностях произвольной длины, основанное на ROBDD представлении функций
по: Голубева, Ольга Ивановна

К построению тестов для последовательностных схем с использованием системы АВС
по: Кидярова, Галина Владимировна

Обеспечение тестируемости задержек путей при синтезе схем покрытием BDD-графов

К верификации логических схем на основе временных автоматов
по: Кидярова, Галина Владимировна

Синтез проверяющих тестов для кратных константных неисправностей и неисправностей задержек контролепригодных логических схем
по: Матросова, Анжела Юрьевна

Finding false paths in sequential circuits

Обнаружение ложных путей в схемах с памятью
по: Ирдынеева, Екатерина Павловна

Построение аппроксимирующих схем для синхронных автоматов в рамках технологии троирования
по: Останин, Сергей Александрович

Поиск ложных путей в последовательностных схемах с использованием ROBDD
по: Чернышов, Семен Владимирович

Построение тестовых пар для неисправностей задержек путей в логических схемах с использованием операций над ROBDD-графами
по: Матросова, Анжела Юрьевна

Оптимизация проверяющего теста для неисправностей задержек контролепригодных схем
по: Матросова, Анжела Юрьевна

Observability estimation of a state variable when the LOS technique is applied
по: Melnikov, A. V.

Троичное моделирование последовательностной схемы и построение на его основе входных последовательностей, обеспечивающих заданные переходы схемы
по: Голубева, Ольга Ивановна

A fault-tolerant sequential circuit design for stuck-at faults and path delay faults

Finding false paths for sequential circuits using operations on ROBDDs
по: Matrosova, Anzhela Yu

Обнаружение ложных путей в последовательностных схемах

Обеспечение надежности физических систем: выявление мест возможного включения вредоносных подсхем (Trojan Circuits) в последовательностных схемах

Повышение быстродействия логических схем за счет выявления неисправностей задержек путей с последующим их маскированием и определения ложных путей (на основе использования операций над ROBDD-графами) диссертация на соискание ученой степени кандидата технических наук : 05.13.01
по: Чернышов, Семен Владимирович
Публикация: (2022)

Построение аппроксимирующих схем для синхронных автоматов в рамках технологии троирования
по: Останин, Сергей Александрович

Selection of the flip-flops for partial enhanced scan techniques

Robust PDFs testing of combinational circuits based on covering BDDs

ROBDDS application for finding the shortest transfer sequence of sequential circuit or only revealing existence of this sequence without deriving the sequence itself
по: Matrosova, Anzhela Yu

ROBDD based path delay fault testable combinational circuit synthesis
по: Shah, Toral

Построение кратчайшей установочной последовательности последовательностной схемы с использованием ROBDD
по: Чернышов, Семен Владимирович

Синтез логических схем, контролепригодных относительно неисправностей задержек путей
по: Матросова, Анжела Юрьевна

Preventing and masking Trojan Circuits triggering out of working area

Trojan Circuits masking and debugging of combinational circuits with LUT insertion
по: Matrosova, Anzhela Yu

Обеспечение надежности физических систем: синтез логических схем, в которых задержка каждого пути обнаружима, с одновременным компактным представлением тестовых пар
по: Матросова, Анжела Юрьевна

Синтез синхронных последовательностных устройств, устойчивых к кратковременным и перемежающимся неисправностям
по: Матросова, Анжела Юрьевна

Detection and masking of Trojan Circuits in sequential logic

Цифровая электроника для начинающих
по: Кириченко, Павел Г.
Публикация: (2020)

Detection and masking of trojan circuits in sequential logic

Синтез последовательностных схем, устойчивых к кратковременным и перемежающимся неисправностям
по: Матросова, Анжела Юрьевна

Частные решения уравнений для временных автоматов с таймаутами
по: Кондратьева, Ольга Викторовна

Моделирование синхронных схем с памятью на не полностью определенных входных последовательностях произвольной длины
по: Голубева, Ольга Ивановна

Синтез тестов для цифровых систем на высоком и низком уровнях абстракции
по: Лапутенко, Андрей Владимирович