<?xml version="1.0" encoding="UTF-8"?>
<rss version="2.0" xmlns:opensearch="http://a9.com/-/spec/opensearch/1.1/" xmlns:atom="http://www.w3.org/2005/Atom" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:slash="http://purl.org/rss/1.0/modules/slash/">
  <channel>
    <title>Результаты запроса "Verilog"</title>
    <description>Отображение 1 - 7 результаты of 7</description>
    <generator>Laminas_Feed_Writer 2 (https://getlaminas.org)</generator>
    <link>https://vufind.lib.tsu.ru/Search/Results?sort=last_indexed+desc&amp;limit=50&amp;lookfor=%22Verilog%22&amp;type=Subject</link>
    <opensearch:totalResults>7</opensearch:totalResults>
    <opensearch:startIndex>0</opensearch:startIndex>
    <opensearch:itemsPerPage>50</opensearch:itemsPerPage>
    <opensearch:Query role="request" searchTerms="%22Verilog%22" startIndex="0"/>
    <atom:link rel="first" type="application/rss+xml" href="https://vufind.lib.tsu.ru/Search/Results?sort=last_indexed+desc&amp;limit=50&amp;view=rss&amp;lookfor=%22Verilog%22&amp;type=Subject"/>
    <atom:link rel="last" type="application/rss+xml" href="https://vufind.lib.tsu.ru/Search/Results?sort=last_indexed+desc&amp;limit=50&amp;view=rss&amp;lookfor=%22Verilog%22&amp;type=Subject"/>
    <atom:link rel="self" type="application/rss+xml" href="https://vufind.lib.tsu.ru/Search/Results?sort=last_indexed+desc&amp;limit=50&amp;view=rss&amp;lookfor=%22Verilog%22&amp;type=Subject"/>
    <item>
      <title>Цифровая схемотехника и архитектура компьютера</title>
      <pubDate>Tue, 01 Jan 2013 12:50:00 -0500</pubDate>
      <link>https://vufind.lib.tsu.ru/Record/libtsu.113501</link>
      <guid>https://vufind.lib.tsu.ru/Record/libtsu.113501</guid>
      <author>Харрис, Дэвид Мани</author>
      <dc:format>eBook</dc:format>
      <dc:date>2013</dc:date>
      <dc:creator>Харрис, Дэвид Мани</dc:creator>
      <slash:comments>0</slash:comments>
    </item>
    <item>
      <title>Verilog: frequently asked questions languages, applications and extensions</title>
      <pubDate>Thu, 01 Jan 2004 12:50:00 -0500</pubDate>
      <link>https://vufind.lib.tsu.ru/Record/libtsu.222943</link>
      <guid>https://vufind.lib.tsu.ru/Record/libtsu.222943</guid>
      <author>Chonnad, Shivakumar</author>
      <dc:format>Book</dc:format>
      <dc:date>2004</dc:date>
      <dc:creator>Chonnad, Shivakumar</dc:creator>
      <slash:comments>0</slash:comments>
    </item>
    <item>
      <title>Проектирование встраиваемых систем на ПЛИС</title>
      <pubDate>Fri, 01 Jan 2016 12:50:00 -0500</pubDate>
      <link>https://vufind.lib.tsu.ru/Record/libtsu.446223</link>
      <guid>https://vufind.lib.tsu.ru/Record/libtsu.446223</guid>
      <author>Наваби, Заиналабедин</author>
      <dc:format>Book</dc:format>
      <dc:date>2016</dc:date>
      <dc:creator>Наваби, Заиналабедин</dc:creator>
      <slash:comments>0</slash:comments>
    </item>
    <item>
      <title>Оценка качества диагностических тестов на моделях цифровых устройств ISCAS</title>
      <link>https://vufind.lib.tsu.ru/Record/libtsu.471222</link>
      <guid>https://vufind.lib.tsu.ru/Record/libtsu.471222</guid>
      <author>Соловьев, Владимир Михайлович канд. техн. наук</author>
      <dc:format>Article</dc:format>
      <dc:creator>Соловьев, Владимир Михайлович канд. техн. наук</dc:creator>
      <slash:comments>0</slash:comments>
    </item>
    <item>
      <title>Проектирование и верификация цифровых систем на кристаллах Verilog &amp; System Verilog : учебное пособие</title>
      <pubDate>Fri, 01 Jan 2010 12:50:00 -0500</pubDate>
      <link>https://vufind.lib.tsu.ru/Record/libtsu.409852</link>
      <guid>https://vufind.lib.tsu.ru/Record/libtsu.409852</guid>
      <dc:format>eBook</dc:format>
      <dc:date>2010</dc:date>
      <slash:comments>0</slash:comments>
    </item>
    <item>
      <title>Programmable logic devices e-course</title>
      <pubDate>Fri, 01 Jan 2016 12:50:00 -0500</pubDate>
      <link>https://vufind.lib.tsu.ru/Record/libtpu.libtpu00652070</link>
      <guid>https://vufind.lib.tsu.ru/Record/libtpu.libtpu00652070</guid>
      <author>Shulgina, Yu. V. specialist in the field of electronics engineer Tomsk Polytechnic University 1987-</author>
      <dc:format>Book</dc:format>
      <dc:date>2016</dc:date>
      <dc:creator>Shulgina, Yu. V. specialist in the field of electronics engineer Tomsk Polytechnic University 1987-</dc:creator>
      <slash:comments>0</slash:comments>
    </item>
    <item>
      <title>Основы языка проектирования цифровой аппаратуры Verilog</title>
      <pubDate>Tue, 01 Jan 2019 12:50:00 -0500</pubDate>
      <link>https://vufind.lib.tsu.ru/Record/libtsu.462340</link>
      <guid>https://vufind.lib.tsu.ru/Record/libtsu.462340</guid>
      <author>Соловьев, Валерий Васильевич</author>
      <dc:format>Book</dc:format>
      <dc:date>2019</dc:date>
      <dc:creator>Соловьев, Валерий Васильевич</dc:creator>
      <slash:comments>0</slash:comments>
    </item>
  </channel>
</rss>
