Обеспечение тестируемости задержек путей при синтезе схем покрытием BDD-графов

Обеспечение тестируемости задержек путей при синтезе схем покрытием BDD-графов

Bibliographic Details
Published in:Вестник Томского государственного университета. Управление, вычислительная техника и информатика № 2. С. 130-139
Corporate Authors: Томский государственный университет Факультет прикладной математики и кибернетики Кафедра программирования, Томский государственный университет Факультет прикладной математики и кибернетики Публикации студентов и аспирантов ФПМК
Other Authors: Кудин, Дмитрий Владимирович, Николаева, Екатерина Александровна, Румянцева, Елена Викторовна, Матросова, Анжела Юрьевна
Format: Article
Language:Russian
Subjects:
неисправность задержки пути
задержки путей схемы
тестопригодное проектирование
BDD-графы
статьи в журналах
Online Access:http://vital.lib.tsu.ru/vital/access/manager/Repository/vtls:000457131
Перейти в каталог НБ ТГУ

Internet

http://vital.lib.tsu.ru/vital/access/manager/Repository/vtls:000457131
Перейти в каталог НБ ТГУ

Similar Items